

**COLLAGE MOLECULAIRE DE COMPOSANTS MICROELECTRONIQUES  
SUR UN FILM POLYMERÉ**

**DESCRIPTION**

**5 DOMAINE TECHNIQUE**

L'invention se rapporte à l'adhésion de composants microélectroniques sur un support polymère.

Plus particulièrement, l'invention concerne sous un de ses aspects un procédé de collage tel que 10 l'adhésion moléculaire est rendue possible sur une surface recouverte, au moins partiellement, d'un polymère.

Sous un autre aspect, l'invention a pour objet un empilement de composés électroniques issu de 15 ce procédé.

**ETAT DE LA TECHNIQUE ANTERIEURE**

Pour réaliser des structures empilées, l'adhésion des différents niveaux est souvent assurée par des colles, des cires ou même des polymères 20 photosensibles : les substances adhésives sont en général épandues sur une ou sur les deux surfaces à assembler et une étape de séchage ou de durcissement permet d'assurer le collage.

On connaît également, dans le domaine 25 électronique, des procédés d'empilement de structures par adhésion moléculaire. Cependant, dans ce cas, il est systématiquement recommandé d'éliminer les hydrocarbures pour permettre un collage de bonne qualité (voir par exemple l'ouvrage de Q.Y. Tong et U.

Gosele « Semiconductor Wafer Bonding , Science and Technology », John Wiley and Sons, Inc., New York (1999), paragraphe 5.4.2).

Par ailleurs, une surface plane est préférable pour assurer une adhésion moléculaire durable. Les films polymères ne se présentent donc pas favorablement pour de tels collages directs : outre leur contenu important en hydrocarbures, ils présentent une porosité surfacique non négligeable.

Le développement de la microélectronique, la miniaturisation des composants et la complexité croissante des assemblages ont mené au souhait de réalisation de structures à trois dimensions, dans lesquelles des puces, épaisses et/ou minces, sont empilées sur des plaques de composés déjà mises en forme.

En particulier, sur le support initial des empilements, des composants électroniques sont mis en place selon des procédés classiques afin d'obtenir une plaque hôte. De tels procédés s'achèvent en général par des étapes permettant de réaliser les connexions électriques, par exemple dans un épandage de matériau photosensible, tel que le benzocyclobutène (BCB). Le matériau photosensible présent à la surface de la plaque hôte est normalement un polymère : le problème est alors d'être capable de positionner des puces ou autres composants électroniques à la surface du polymère pour réaliser la structure tridimensionnelle.

Le collage traditionnel n'est pas sans poser de problèmes car tout apport de colle, polymère, cire... crée une épaisseur supplémentaire difficile à

gérer dans un tel empilement, et présente comme autre inconvénient la création possible de bulles à l'interface de collage. Il a par ailleurs été montré que des structures minces collées sur un support via une couche « épaisse » de colle avaient tendance à onduler, suivant la nature de l'adhésif, suivant leur épaisseur relative, etc.

#### EXPOSÉ DE L'INVENTION

L'invention se propose, parmi autres avantages, de pallier les inconvénients mentionnés pour l'adhésion de composants microélectroniques sur des surfaces polymériques.

L'invention propose d'utiliser l'adhésion moléculaire directe. A cette fin, le procédé selon l'invention sous un de ses aspects permet de s'affranchir des problèmes occasionnés par la présence de la couche polymérique, en la recouvrant d'une couche de liaison permettant ladite adhésion moléculaire. De façon surprenante, il a été trouvé que le polymère ne contamine pas en hydrocarbures cette couche de liaison : une adhésion moléculaire est donc réalisée en présence d'un polymère, c'est-à-dire d'hydrocarbures, dont les résultats sont de qualité, contrairement aux préjugés de l'état de la technique. Avantageusement, la couche de liaison présente au niveau de sa face à assembler des propriétés hydrophiles obtenues spontanément ou après un traitement spécifique connu de l'homme du métier. Par ailleurs, la couche de liaison est de préférence inerte chimiquement et compatible avec des étapes ultérieures mises en œuvre

habituellement en microélectronique. Les matériaux préférés pour réaliser une telle couche de liaison sont les oxydes, les nitrures ou une couche composite, en particulier  $\text{SiO}_2$ ,  $\text{Si}_x\text{N}_y$ ,  $\text{Si}_x\text{O}_y\text{N}_z$ . La couche de liaison 5 peut également être constituée d'un empilement de plusieurs des couches précitées.

Avantageusement, la couche de liaison est polie afin d'obtenir une surface plane d'adhésion ; suivant les conditions utilisées, un tel polissage est 10 possible sans arrachement de la couche de liaison du polymère, totale ou partielle, qui entraînerait une contamination par des hydrocarbures. Il n'est ainsi pas nécessaire de polir au même degré la couche de polymère, procédé plus difficilement contrôlable que le 15 polissage d'une couche en oxyde de silicium par exemple, ou autres matériaux de la couche de liaison.

Il est également possible de préparer la surface de la couche de liaison selon des procédés permettant d'augmenter les énergies d'adhésion. A cette 20 fin également, le procédé selon l'invention propose avantageusement de préparer la surface de contact du composé qui sera placé sur la couche de liaison.

Il peut être préférable de préparer le polymère préalablement au dépôt de la couche de liaison, par exemple en opérant une réticulation. Il peut également être envisagé de consolider l'ensemble 25 après adhésion moléculaire par un traitement thermique.

Sous un autre aspect, l'invention concerne une structure de composants électroniques en trois 30 dimensions comprenant un empilement, dont certaines adhésions entre couches successives, et plus

généralement entre niveaux successifs, sont directes, avec dépôt d'au moins une couche d'interface, en oxyde de silicium par exemple.

#### BRÈVE DESCRIPTION DES DESSINS

5 Les figures des dessins annexés permettront de mieux comprendre l'invention, mais ne sont données qu'à titre indicatif et ne sont nullement restrictives.

10 Les figures 1a à 1d représentent schématiquement les différentes étapes d'un procédé selon un mode de réalisation préféré de l'invention.

La figure 2 montre, en éclaté, un mode de réalisation de l'invention concernant un empilement tridimensionnel.

#### EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS

15 L'invention trouve une application particulière dans les empilements de structures électroniques ou optiques, ou optoélectroniques par exemple, pour atteindre des matrices en trois dimensions constituées de plaques comprenant des composants, par exemple électroniques ou optiques... Ces 20 plaques peuvent elles-mêmes être constituées de supports sur lesquels des composants, éventuellement différents, ont été solidarisés et dont les connexions ont été réalisées. L'exemple le plus simple concerne 25 cependant un composant électronique unique, ou puce, que l'on désire « coller » à la surface d'un composé électronique, ou plaque hôte, classique.

Une telle plaque (1), illustrée sur la figure 1a, est constituée d'un support (2) sur lequel

différents composants électroniques (3) ont été réalisés selon des techniques connues. Le support (2) est partiellement recouvert d'un polymère (4), par exemple utilisé lors d'une des étapes menant à la 5 connexion électrique des composants (3) de la plaque hôte (1), et dont l'épaisseur varie habituellement entre 1 et 20 µm, de préférence restant inférieure à 10 µm ; la surface de la plaque hôte (1) peut en particulier contenir un film de BCB, mais une colle ou 10 une cire sont d'autres possibilités.

Pour le procédé selon l'invention, il est préférable de préparer le polymère (4) de surface, notamment de le sécher, afin de le stabiliser. En particulier, il est souhaitable de procéder à une 15 réticulation supplémentaire du polymère, par exemple par traitement thermique avec chauffage entre 150 et 400°C, lors d'une des étapes finales de formation de la plaque hôte (1). Par exemple, pour un film de BCB, typiquement de l'ordre de 6 µm, un traitement thermique 20 de 2 h à 250°C ou 300°C, voire de 30 min à 350°C, est envisageable.

Le polymère (4) est alors recouvert d'une couche de liaison (5), si possible inerte chimiquement et apte à supporter les traitements usuels en 25 microélectronique, de préférence sous forme d'un film déposé : figure 1b. La couche de liaison est de préférence constituée d'oxyde de silicium, ou il est possible de choisir un nitrure ou un oxynitrite de silicium ; elle peut cependant être composée de tout 30 matériau susceptible de former une couche avantageusement hydrophile (par sa nature ou par un

traitement adapté) de façon à assurer une adhésion moléculaire. La couche de liaison (5) peut être uniforme, mais elle peut également être composée d'une superposition de couches uniformes telles que décrites 5 ci-dessus, par exemple une couche de  $\text{SiO}_2$  recouvrant une couche  $\text{SixO}_y\text{N}_z$ .

Si le composé électronique (3) comporte à sa surface des zones exemptes de polymère (4), seul le polymère peut être recouvert, mais il est plus facile 10 de recouvrir la surface complète de la plaque (1). L'oxyde de silicium (5), ou autre matériau, peut être déposé par des techniques connues, par exemple selon un procédé du type « low stress » (c'est-à-dire à faible contrainte), à 220°C par exemple, ou un procédé de 15 dépôt en phase vapeur par voie chimique assistée, connue sous le terme anglo-saxon « Plasma Enhanced Chemical Vapor Deposition », à une température de 300°C par exemple. Il est bien sûr souhaitable que la température de dépôt soit compatible avec la 20 réticulation décrite précédemment. L'épaisseur de la couche de liaison (5) réalisée peut être comprise entre 50 et 300 nm, de préférence de l'ordre de 150 nm ; de façon surprenante, ces épaisseurs sont suffisantes pour assurer une barrière aux hydrocarbures présents dans le 25 polymère (4). L'épaisseur est choisie en particulier relativement fine pour éviter un effet raidisseur trop important, mais suffisamment épaisse pour permettre les traitements ultérieurs, en particulier par exemple le polissage pour rendre la surface plane.

30 En effet, la surface de la couche de liaison (5) est ensuite de préférence préparée en vue

du collage. En particulier, un polissage est souhaitable, pour obtenir une mise à plat de la surface et une microrugosité suffisantes pour permettre un collage direct ultérieur. Le polissage peut être 5 effectué par un procédé de type mécano chimique, par exemple un polissage mécano chimique (CMP, pour « chemical mechanical polishing ») ou un polissage à l'eau sur un tissu spécifique, connu également sous le nom de « nettoyage de slurry ». Le polissage permet 10 également de diminuer l'épaisseur de la couche d'oxyde jusque 30-150 nm ; on peut par exemple enlever 80 nm sur 150 nm. Cette étape, contre toute attente, n'entraîne pas d'arrachement, partiel ou total, de la couche de liaison (5) qui, outre les rugosités, 15 entraînerait une contamination par les hydrocarbures. Parallèlement au polissage, ou en remplacement, la surface peut être activée en vue de l'adhérence moléculaire ultérieure, par exemple avec un mélange d'eau oxygénée et d'ammoniaque, plus ou moins dilué à 20 l'eau. Il est possible également de traiter le film d'oxyde de silicium par l'une ou l'autre des techniques suivantes, seule ou en combinaison : traitement ultraviolets, ozone, ou toute autre préparation de surface permettant de fortes énergies d'adhésion comme 25 le traitement par plasma (sous oxygène, argon, azote, hydrogène,...).

De même, pour améliorer l'adhésion, la surface, active ou non, de la puce (6) (voir figure 1c) qui va venir au contact de la couche d'oxyde de 30 silicium peut être nettoyée et/ou polie et/ou subir un traitement spécifique similaire aux préparations

mentionnées pour la couche de liaison (5). Il est possible également de la recouvrir d'une couche d'oxyde de silicium (7) polie, ou de toute autre couche analogue à celle recouvrant le polymère. Il est 5 également possible, de procéder, par des techniques standard connues de l'homme du métier, à un traitement permettant d'augmenter de façon contrôlée la rugosité d'au moins l'un des films d'oxyde (5, 7), afin par exemple de permettre ultérieurement un décollage au 10 niveau de cette surface rugueuse. Bien sûr, la rugosité résultante restera compatible avec le collage moléculaire (voir H. Moriceau et al., « *The bonding energy control : an original way to debondable substrates* », Conference of International Electro-Chemical Society, Paris, Juin 2003). Cette variante est 15 particulièrement avantageuse dans le cas d'assemblages tridimensionnels dont on souhaite éliminer un des niveaux empilés, par exemple après avoir testé ce niveau.

20 La puce (6) est ensuite de préférence collée directement sur la surface du composé électronique (1) revêtue de SiO<sub>2</sub> : figure 1d. Le collage direct par adhésion moléculaire peut être effectué sur la face active de la puce, comme sur sa 25 face inactive, selon le besoin. Pour plus de précisions concernant l'adhésion moléculaire, on pourra se reporter à l'ouvrage de Q.Y. Tong et U. Gosele « *Semiconductor Wafer Bonding, Science and Technology* », John Wiley and Sons, Inc., New York 30 (1999).

Pour renforcer le collage direct, un traitement thermique complémentaire peut être effectué, par exemple une consolidation à des températures supérieures à 100 °C.

5 Le procédé selon l'invention permet donc un collage entre une puce (6) et un composé électronique (1), dont la surface contient un polymère (4), exempt de toute gestion de substance adhésive supplémentaire ; en particulier, aucun bourrelet de colle ne déborde de  
10 la puce et les problèmes de choix de paramètres (nature et forme de la colle, étalement de gouttes,...) permettant notamment d'éviter la création de bulles pendant le collage sont naturellement résolus.

De plus, la structure finale, collée,  
15 présente une épaisseur plus faible et mieux contrôlée que dans le cas de l'utilisation d'un adhésif, qui ajoute une épaisseur difficilement prévisible. Certes, une couche d'oxyde (5) est rajoutée, mais son épaisseur reste faible (notamment très inférieure à 1 µm) et de  
20 toute façon bien contrôlée.

La faible épaisseur due au collage proprement dit (c'est-à-dire l'épaisseur de la couche de SiO<sub>2</sub> résultant du procédé, entre 30 et 300 nm par exemple, de préférence de l'ordre de 50 nm) facilite en  
25 outre un passage de la marche, située entre la puce et la plaque hôte, facilité pour les reprises de contact sur les bords de puce : on peut aisément mettre en contact la face non collée de la puce et le support initial dans le cas présent, où seuls quelques  
30 micromètres au maximum (en fait, l'épaisseur de la puce (6)) les séparent. Il peut être souhaitable pour

faciliter encore le passage de la marche d'utiliser un biseau (8) sur les bords de la puce (6). Le biseau (8) peut correspondre à un profil obtenu par gravure (par exemple par gravure chimique anisotrope, sensible à 5 l'orientation cristalline des plans du biseau) ou par clivage (par exemple suivant une direction cristalline privilégiée : dans le cas de plaques de silicium <100> utilisées pour la réalisation de puces, les faces de clivage seront par exemple les plans <111> 10 correspondant à un angle de 54°7).

Par ailleurs, la préparation, et notamment la mise à plat, de la surface de la plaque hôte préalablement au collage, sont plus aisées que dans le cadre de l'utilisation d'une substance adhésive 15 rapportée : il est possible de laisser la surface du polymère telle qu'elle est après dépôt, notamment si le film polymérique est de faible épaisseur, ou de n'effectuer qu'un polissage grossier, la surface de collage étant définie par celle de la couche de 20 liaison, dont le polissage est mieux maîtrisé et contrôlable que pour un polymère.

Le collage des puces par adhésion moléculaire est en outre plus facilement piloté, par exemple dans le positionnement des puces, que le 25 collage par substance adhésive, d'autant plus si les puces sont minces. Des puces fortement amincies, voire des films, peuvent également être collés sur du BCB recouvert d'un film d'oxyde par report : un support intermédiaire de transfert de ces puces peut être 30 utilisé dans le procédé selon l'invention. La puce amincie est ainsi solidarisée temporairement avec un

support, la surface laissée libre est préparée spécifiquement tel que décrit précédemment pour permettre un collage direct avec le support final recouvert du polymère et du film de liaison. Le support 5 intermédiaire est ensuite désolidarisé après l'adhésion selon des techniques connues (voir par exemple FR 2 796 491). On constate une forte diminution de la tendance à l'ondulation des éléments (puces ou films) transférés par rapport au collage classique à l'aide 10 d'une substance adhésive, voire la suppression de ce phénomène.

Un autre avantage important du procédé selon l'invention est de permettre l'amincissement des puces collées sur le BCB et le film d'oxyde, et ce sans 15 phénomène d'ondulations, ou presque. Si la face active de la puce a été mise en contact pour adhérence sur la couche de  $\text{SiO}_2$ , la majeure partie de la face arrière de la puce peut en effet être retirée, par rodage, polissage, attaque chimique, décollement, technique de 20 retrait de piédestal connue sous le nom de « lift off », etc..., pour ne laisser qu'un film mince contenant la surface active du côté de l'interface de collage.

La description ci-dessus concerne le 25 collage d'une puce sur une plaque de composé électronique, mais il est clair qu'une généralisation à toute forme de composé électronique est directement dérivable ; par composé électronique, on entend d'ailleurs tout composé obtenu par des moyens 30 classiquement utilisés en microélectronique et pouvant avoir des applications aussi bien microélectroniques

qu'optoélectroniques, optiques, en hyperfréquence,... Par un procédé similaire peuvent notamment être également collés sur un « support initial » une plaque monolithique, une structure empilée, une structure mise 5 en forme, un film, et ce sur leur surface active ou non, avec ou sans « vias »... De même, le « support initial » de collage ne doit pas être restreint à l'exemple précédent de « plaque hôte de composé électronique », mais peut comprendre les mêmes 10 différents éléments que décrits précédemment pour l'élément collé.

Le procédé peut ainsi être répété plusieurs fois, pour aboutir à une structure à multiples niveaux. Telle que représentée sur la figure 2, cette structure 15 (10) peut par exemple consister en un empilement de composés (1, 1', 1''), par exemple de formes et/ou de tailles extérieures similaires mais de natures éventuellement différentes, chacun pouvant être solidarisé au précédent par une adhésion moléculaire, 20 sur une couche de revêtement SiO<sub>2</sub> (5) dans le cas où la surface d'adhésion contient un polymère (4). L'une des structures tridimensionnelle (10) préférée ainsi réalisée est telle que la surface de chaque composé (1, 1'), recouverte d'un polymère (4), est totalement 25 recouverte par une couche de SiO<sub>2</sub> (5) avant la mise en place sur cette couche (5) d'interface, qui est une couche d'adhésion moléculaire, du composé suivant (1', 1'').

**REVENDICATIONS**

1. Procédé d'adhésion moléculaire d'un deuxième composé électronique (6) sur un premier composé électronique (1), la surface de contact du 5 premier composé électronique (1) contenant un polymère (4), comprenant le revêtement par une couche de liaison (5) d'au moins un partie de la surface du polymère (4) contenu à la surface du premier composé électronique (1), l'adhésion moléculaire s'opérant entre ladite 10 couche de liaison (5) et le deuxième composé électronique (6).

2. Procédé selon la revendication 1 comprenant le nettoyage de la surface de contact du 15 deuxième composé électronique (6) et/ou son recouvrement par une couche (7) de nature analogue à la couche de liaison (5).

3. Procédé selon l'une des revendications 1 20 ou 2 comprenant l'amincissement du deuxième composé électronique (6) après son adhésion sur la couche de liaison (5).

4. Procédé selon l'une des revendications 1 25 à 3 comprenant le traitement thermique de l'ensemble des deux composés (1, 6) après adhésion.

5. Procédé selon l'une des revendications 1 30 à 4 dans lequel le revêtement se fait par dépôt d'une couche de liaison (5) d'épaisseur comprise entre 50 et 300 nm.

6. Procédé selon l'une des revendications 1  
à 5 comprenant le polissage de la couche de liaison  
(5).

5

7. Procédé selon l'une des revendications 1  
à 6 comprenant l'activation de la couche de liaison  
(5).

10

8. Procédé selon l'une des revendications 1  
à 7 comprenant la réticulation du polymère (4)  
préalablement à son revêtement.

15

9. Procédé selon l'une des revendications  
précédentes dans laquelle la couche de liaison (5) est  
constituée d'oxyde de silicium.

20

10. Procédé de fabrication d'une matrice  
(10) de composés électroniques (1) empilés comprenant  
la mise en forme d'au moins un premier composé  
électronique (1) telle que la surface du premier  
composé électronique soit au moins partiellement  
constituée d'un polymère (4), l'adhésion sur cette  
surface d'un deuxième composé (6) selon le procédé  
défini dans l'une des revendications 1 à 9.

25

11. Matrice tridimensionnelle (10) de  
composés électroniques (1) comprenant une pluralité de  
couches d'interface (5), la superficie de chacune des  
couches d'interface (5) étant au moins égale à la  
surface de la matrice (10) au niveau de ladite couche

d'interface (5), telle qu'une partie au moins de chacune des couches d'interface (5) sépare directement un polymère (4) d'au moins un composant électronique (3).

5

12. Matrice selon la revendication 11 constituée d'un empilement de composés électroniques (1, 1') chaque composé (1) étant de mêmes formes et/ou dimensions que le composé adjacent (1') dont il est 10 séparé par une couche d'interface (5).

13. Matrice selon l'une des revendications 11 ou 12 dans laquelle les couches d'interface (5) sont constituées d'oxyde de silicium, de nitrure de silicium 15 et/ou d'oxynitrule de silicium.

1 / 2




FIG. 1a




FIG. 1b




FIG. 1c




FIG. 1d

2 / 2




FIG. 2